

NORME
INTERNATIONALE
INTERNATIONAL
STANDARD

CEI
IEC

60748-2-12

QC 790121

Première édition
First edition
2001-01

**Dispositifs à semiconducteurs –
Circuits intégrés –**

**Partie 2-12:
Circuits intégrés numériques –
Spécification particulière pour les circuits
logiques programmables (PLDs)**

**Semiconductor devices –
Integrated circuits –**

**Part 2-12:
Digital integrated circuits –
Blank detail specification for programmable
logic devices (PLDs)**

© IEC 2001 Droits de reproduction réservés — Copyright - all rights reserved

Aucune partie de cette publication ne peut être reproduite ni utilisée sous quelque forme que ce soit et par aucun procédé, électronique ou mécanique, y compris la photocopie et les microfilms, sans l'accord écrit de l'éditeur.

No part of this publication may be reproduced or utilized in any form or by any means, electronic or mechanical, including photocopying and microfilm, without permission in writing from the publisher.

International Electrotechnical Commission
Telefax: +41 22 919 0300

e-mail: inmail@iec.ch

3, rue de Varembe Geneva, Switzerland
IEC web site <http://www.iec.ch>



Commission Electrotechnique Internationale
International Electrotechnical Commission
Международная Электротехническая Комиссия

CODE PRIX
PRICE CODE

U

*Pour prix, voir catalogue en vigueur
For price, see current catalogue*

SOMMAIRE

	Pages
AVANT-PROPOS.....	6
INTRODUCTION.....	10
Articles	
1 Marquage et renseignements à donner dans les commandes	16
1.1 Marquage.....	16
1.2 Renseignements à donner dans les commandes	6
2 Description relative à l'application	16
3 Spécification de la fonction.....	16
3.1 Schéma synoptique.....	16
3.2 Identification et fonction des bornes	18
3.3 Description de la fonction.....	18
3.4 Caractéristiques de famille	20
4 Valeurs limites (système des valeurs limites absolues).....	20
5 Conditions de fonctionnement (dans la gamme des températures de fonctionnement spécifiées).....	22
6 Caractéristiques électriques	22
6.1 Caractéristiques statiques	22
6.2 Caractéristiques dynamiques.....	26
6.3 Diagramme des temps.....	26
6.4 Capacités	28
7 Programmation.....	28
7.1 Mode programmation.....	28
7.2 Mode effacement (si applicable).....	30
7.3 Nombre de cycles programmation/effacement (s'il y a lieu)	32
7.4 Information de rétention	32
8 Renseignements supplémentaires	32
9 Sélection (si exigé).....	34
10 Procédures d'assurance de la qualité	34
10.1 Procédures d'homologation	34
10.2 Procédures d'agrément de savoir-faire	34
11 Procédures d'associativité	34
12 Conditions d'essai et exigences de contrôle	34
12.1 Généralités.....	34
12.2 Exigences de prélèvements et constitution des lots de contrôle.....	36
12.3 Séquences d'essais.....	36
12.4 Livraisons différées	46
13 Méthodes de mesure supplémentaires.....	46
13.1 Essai de rétention (essai destructif).....	46
13.2 Endurance à l'opération d'écriture/effacement: nombre de cycles de programmation (essai destructif)	46
13.3 Programmabilité	46
Documents de référence.....	50

CONTENTS

	Page
FOREWORD.....	7
INTRODUCTION.....	11
Clause	
1 Marking and ordering information	17
1.1 Marking	17
1.2 Ordering information.....	7
2 Application related description.....	17
3 Specification of the function.....	17
3.1 Block diagram	17
3.2 Identification and function of terminals	19
3.3 Functional description	19
3.4 Family-related characteristics.....	21
4 Limiting values (absolute maximum rating system)	21
5 Operating conditions (within the specified operating temperature range)	23
6 Electrical characteristics.....	23
6.1 Static characteristics	23
6.2 Dynamic characteristics.....	27
6.3 Timing diagram	27
6.4 Capacitances	29
7 Programming.....	29
7.1 Programming mode.....	29
7.2 Erasing mode (if applicable).....	31
7.3 Number of programming/erasing cycles (where appropriate)	33
7.4 Data retention information.....	33
8 Additional information.....	33
9 Screening (if required).....	35
10 Quality assessment procedures.....	35
10.1 Qualification approval procedures	35
10.2 Capability approval procedures	35
11 Structural similarity procedures	35
12 Test conditions and inspection requirements	35
12.1 General.....	35
12.2 Sampling requirements and formation of inspection lots	37
12.3 Inspection tables	37
12.4 Delayed deliveries.....	47
13 Additional measurement method.....	47
13.1 Data retention test (destructive test).....	47
13.2 Write/erase endurance: number of programming cycles (destructive test).....	47
13.3 Programmability	47
Reference documents	51

	Pages
Tableau 1 – Groupe A: Contrôles lot par lot	38
Tableau 2 – Groupe B: Contrôles lot par lot	40
Tableau 3 – Groupe C: Contrôles périodiques.....	42
Tableau 4 – Groupe D.....	44

Currently in preview, click buy full vers.

	Page
Table 1 – Group A: Lot-by-lot.....	39
Table 2 – Group B: Lot-by-lot.....	41
Table 3 – Group C: Periodic.....	43
Table 4 – Group D	45

Currently in preview, click buy full vers.

COMMISSION ÉLECTROTECHNIQUE INTERNATIONALE

**DISPOSITIFS À SEMICONDUCTEURS –
CIRCUITS INTÉGRÉS –**
**Partie 2-12: Circuits intégrés numériques –
Spécification particulière cadre pour les
circuits logiques programmables (PLDs)**
AVANT-PROPOS

- 1) La CEI (Commission Électrotechnique Internationale) est une organisation mondiale de normalisation composée de l'ensemble des comités électrotechniques nationaux (Comités nationaux de la CEI). La CEI a pour objet de favoriser la coopération internationale pour toutes les questions de normalisation dans les domaines de l'électricité et de l'électronique. A cet effet, la CEI, entre autres activités, publie des Normes internationales. Leur élaboration est confiée à des comités d'études, aux travaux dequel tout Comité national intéressé par le sujet traité peut participer. Les organisations internationales, gouvernementales et non gouvernementales, en liaison avec la CEI, participent également aux travaux. La CEI collabore étroitement avec l'Organisation Internationale de Normalisation (ISO), selon des conditions fixées par accord entre les deux organisations.
- 2) Les décisions ou accords officiels de la CEI concernant les questions techniques représentent, dans la mesure du possible, un accord international sur les sujets étudiés, étant donné que les Comités nationaux intéressés sont représentés dans chaque comité d'études.
- 3) Les documents produits se présentent sous la forme de recommandations internationales. Ils sont publiés comme normes, spécifications techniques, rapports techniques ou guides et agréés comme tels par les Comités nationaux.
- 4) Dans le but d'encourager l'unification internationale, les Comités nationaux de la CEI s'engagent à appliquer de façon transparente, dans toute la mesure possible, les Normes internationales de la CEI dans leurs normes nationales et régionales. Toute divergence entre la norme de la CEI et la norme nationale ou régionale correspondante doit être indiquée en termes clairs dans cette dernière.
- 5) La CEI n'a fixé aucune procédure concernant le marquage comme indication d'approbation et sa responsabilité n'est pas engagée quand un matériel est déclaré conforme à l'une de ses normes.
- 6) L'attention est attirée sur le fait que certains des éléments de la présente Norme internationale peuvent faire l'objet de droits de propriété intellectuelle ou de droits analogues. La CEI ne saurait être tenue pour responsable de ne pas avoir identifié de tels droits de propriété et de ne pas avoir signalé leur existence.

La Norme internationale CEI 60748-2-12 a été établie par le sous-comité 47A: Circuits intégrés, du comité d'études 47 de la CEI: Dispositifs à semiconducteurs.

Cette norme est une spécification particulière cadre pour les circuits logiques programmables (PLDs).

Le texte de cette norme est issu des documents suivants:

FDIS	Rapport de vote
47A/594/FDIS	47A/605/RVD

Le rapport de vote indiqué dans le tableau ci-dessus donne toute information sur le vote ayant abouti à l'approbation de cette norme.

Cette publication a été rédigée selon les Directives ISO/CEI, Partie 3.

Le numéro QC qui figure sur la page de couverture de la présente publication est le numéro de spécification dans le système CEI d'assurance de la qualité des composants électroniques (IECQ).

INTERNATIONAL ELECTROTECHNICAL COMMISSION

**SEMICONDUCTOR DEVICES –
INTEGRATED CIRCUITS –**
**Part 2-12: Digital integrated circuits –
Blank detail specification
for programmable logic devices (PLDs)**

FOREWORD

- 1) The IEC (International Electrotechnical Commission) is a worldwide organization for standardization comprising all national electrotechnical committees (IEC National Committees). The object of the IEC is to promote international co-operation on all questions concerning standardization in the electrical and electronic fields. To this end and in addition to other activities, the IEC publishes International Standards. Their preparation is entrusted to technical committees; any IEC National Committee interested in the subject dealt with may participate in this preparatory work. International, governmental and non-governmental organizations liaising with the IEC also participate in this preparation. The IEC collaborates closely with the International Organization for Standardization (ISO) in accordance with conditions determined by agreement between the two organizations.
- 2) The formal decisions or agreements of the IEC on technical matters express, as nearly as possible, an international consensus of opinion on the relevant subjects since each technical committee has representation from all interested National Committees.
- 3) The documents produced have the form of recommendations for international use and are published in the form of standards, technical specifications, technical reports or guides and they are accepted by the National Committees in that sense.
- 4) In order to promote international unification, IEC National Committees undertake to apply IEC International Standards transparently to the maximum extent possible in their national and regional standards. Any divergence between the IEC Standard and the corresponding national or regional standard shall be clearly indicated in the latter.
- 5) The IEC provides no marking procedure to indicate its approval and cannot be rendered responsible for any equipment declared to be in conformity with one of its standards.
- 6) Attention is drawn to the possibility that some of the elements of this International Standard may be the subject of patent rights. The IEC shall not be held responsible for identifying any or all such patent rights.

International Standard IEC 60748-2-12 has been prepared by subcommittee 47A: Integrated circuits, of IEC technical committee 47: Semiconductor devices.

This standard is a blank detail specification for programmable logic devices (PLDs).

The text of this standard is based on the following documents:

FDIS	Report on voting
47A/594/FDIS	47A/605/RVD

Full information on the voting for the approval of this standard can be found in the report on voting indicated in the above table.

This publication has been drafted in accordance with the ISO/IEC Directives, Part 3.

The QC number that appears on the front cover of this publication is the specification number in the IEC Quality Assessment System for Electronic Components (IECQ).

Le comité a décidé que le contenu de cette publication ne sera pas modifié avant 2010.
A cette date, la publication sera

- reconduite;
- supprimée;
- remplacée par une édition révisée, ou
- amendée.

Currently in preview, click buy full vers.

The committee has decided that the contents of this publication will remain unchanged until 2010. At this date, the publication will be

- reconfirmed;
- withdrawn;
- replaced by a revised edition, or
- amended.

Currently in preview, click buy full version

DISPOSITIFS À SEMICONDUCTEURS – CIRCUITS INTÉGRÉS –

Partie 2-12: Circuits intégrés numériques – Spécification particulière cadre pour les circuits logiques programmables (PLDs)

INTRODUCTION

Le système CEI d'assurance de la qualité des composants électroniques fonctionne conformément aux statuts de la CEI et sous son autorité. Le but de ce système est de définir les procédures d'assurance de la qualité de telle façon que les composants électroniques livrés par un pays participant comme étant conformes aux exigences d'une spécification applicable soient également acceptables dans les autres pays participants sans nécessiter d'autres essais.

Cette spécification particulière cadre fait partie d'une série de spécifications particulières cadres concernant les dispositifs à semiconducteurs; elle doit être utilisée avec les publications suivantes de la CEI:

CEI 60747-10/QC 700000:1991, *Dispositifs à semiconducteurs – Dixième partie: Spécification générique pour les dispositifs discrets et les circuits intégrés*

CEI 60748-2:1997, *Dispositifs à semiconducteurs – Circuits intégrés – Partie 2: Circuits intégrés numériques*

CEI 60748-11/QC 790100:1990, *Dispositifs à semiconducteurs – Circuits intégrés – Onzième partie: Spécification intermédiaire pour les circuits intégrés à semiconducteurs à l'exclusion des circuits hybrides*

SEMICONDUCTOR DEVICES – INTEGRATED CIRCUITS –

Part 2-12: Digital integrated circuits – Blank detail specification for programmable logic devices (PLDs)

INTRODUCTION

The IEC Quality Assessment System for Electronic Components is operated in accordance with the statutes of the IEC and under the authority of the IEC. The object of this system is to define quality assessment procedures in such a manner that electronic components released by one participating country as conforming with the requirements of an applicable specification are equally acceptable in all other participating countries without the need for further testing.

This blank detail specification is one of a series of blank detail specifications for semiconductor devices and shall be used with the following IEC publications:

IEC 60747-10/QC 700000:1991, *Semiconductor devices – Part 10: Generic specification for discrete devices and integrated circuits*

IEC 60748-2:1997, *Semiconductor devices – Integrated circuits – Part 2: Digital integrated circuits*

IEC 60748-11/QC 790100:1990, *Semiconductor devices – Integrated circuits – Part 11: Sectional specification for semiconductor integrated circuits excluding hybrid circuits*